COEVO 在优化芯片设计的同时修复有缺陷的设计，击败所有对手
COEVO 把正确性当作连续的适应度信号，与芯片面积、延迟和功耗一起协同演化，从而生成能通过验证并高效综合的 Verilog 代码。它在优化芯片设计的同时修复有缺陷的设计，而不是把正确性与性能当作两个分开的步骤。如果效果如其所称，它可以在自动化设计流程中更早发现功能错误，从而缩短芯片设计周期。
报道来源
- Alpha Signal2026-11-07 06:02
COEVO 把正确性当作连续的适应度信号，与芯片面积、延迟和功耗一起协同演化，从而生成能通过验证并高效综合的 Verilog 代码。它在优化芯片设计的同时修复有缺陷的设计，而不是把正确性与性能当作两个分开的步骤。如果效果如其所称，它可以在自动化设计流程中更早发现功能错误，从而缩短芯片设计周期。